中國粉體網(wǎng)訊 科友半導體官微消息，科友半導體8英寸SiC中試線在2023年4月正式貫通后，同步推進晶體生長厚度、良率提升和襯底加工產(chǎn)線建設(shè)，加快襯底加工設(shè)備調(diào)試與工藝參數(shù)優(yōu)化。
2023年9月，科友首批自產(chǎn)8英寸SiC襯底于科友產(chǎn)學研聚集區(qū)襯底加工車間成功下線，這標志著科友在8英寸SiC襯底加工，以及大尺寸襯底產(chǎn)業(yè)化方面邁出了堅實一步。
批量生產(chǎn)的8英寸碳化硅晶體
科友首批8英寸碳化硅襯底
科友半導體突破了大尺寸、高厚度、低應(yīng)力碳化硅晶體制備關(guān)鍵技術(shù)，基于設(shè)備、原料、熱場、工藝方面的優(yōu)勢積累，通過提高原料及氣相組分比例穩(wěn)定性、維持長期生長的穩(wěn)定溫場和濃度場條件、調(diào)控晶體生長速率和均勻性，實現(xiàn)了高厚度、低應(yīng)力6/8英寸碳化硅晶體穩(wěn)定制備，在6英寸晶體厚度超過40mm的基礎(chǔ)上，8英寸晶體直徑超過210mm，厚度目前穩(wěn)定在15mm以上。
此外，低缺陷、高質(zhì)量是襯底產(chǎn)品的核心競爭力之一�？朴寻雽w通過粉料純化預結(jié)晶處理、應(yīng)用蒸鍍碳化鉭（TaC）蒸鍍石墨結(jié)構(gòu)件、熱場結(jié)構(gòu)設(shè)計、籽晶鍍膜背保護等多項獨家技術(shù)，在實現(xiàn)零微管缺陷的基礎(chǔ)上進一步降低了位錯缺陷密度，6英寸晶體位錯缺陷密度＜3000個cm-2，8英寸晶體微管密度＜0.1個cm-2，位錯缺陷密度＜5000個cm-2，晶體質(zhì)量處于行業(yè)領(lǐng)先水平。
科友半導體作為一家專注于第三代半導體裝備研發(fā)、襯底制作、器件設(shè)計、科研成果轉(zhuǎn)化的國家高新技術(shù)企業(yè)，研發(fā)覆蓋半導體裝備研制、長晶工藝、襯底加工等多個領(lǐng)域，已形成自主知識產(chǎn)權(quán)，實現(xiàn)先進技術(shù)自主可控。同時，科友基于長期自主研發(fā)，依次開發(fā)了1-4代感應(yīng)長晶爐和1-3代電阻長晶爐，成為國內(nèi)第一家同時擁有8英寸感應(yīng)長晶爐和電阻長晶爐，并成功制備出8英寸碳化硅襯底的企業(yè)。
來源：科友半導體、CINNO
（中國粉體網(wǎng)編輯整理/空青）
注：圖片非商業(yè)用途，存在侵權(quán)告知刪除
